FPGA+GPU 异构架构在高速分拣系统中的应用瓶颈是什么？

huangyhg

设计高速分拣视觉系统（1000 帧/秒），评估 FPGA+GPU 异构方案，遇到了架构瓶颈。

【系统需求】
- 分辨率：2048 x 2048
- 帧率：1000 fps
- 处理延迟：<2ms（实时分拣要求）
- 缺陷类型：表面划痕、凹坑、异物

【架构设计】
1. FPGA：图像采集（Camera Link → DDR） + 预处理（去噪、分割）
2. GPU：深度学习推理（缺陷分类 + 定位）
3. 通信：PCIe x16 Gen3（带宽 16GB/s）

【问题】
FPGA 和 GPU 之间的 PCIe 传输成为瓶颈：2048x2048x2B x 1000fps = 8GB/s ≈ PCIe 带宽上限。

【疑问】
FPGA+GPU 异构架构中，数据传输带宽和计算吞吐量哪个更容易成为瓶颈？
有没有替代方案（如全部在 FPGA 上做推理，或用高速网络代替 PCIe）？